CII-Honeywell-Bull        Bull SA  

Ligne GCOS7

  DPS-7

1976-1985

TECHNOLOGIE

TECHNOLOGY

HISTOIRE

Au cours des années 1970, si la technologie TTL avait fait ses preuves pour la technologie des ordinateurs moyens et petits, les constructeurs ne songeaient à des structures d'architecture complexes (pipe-lines, caches) que pour des supercalculateurs. Un certain consensus se fit pour l'utilisation de la technologie ECL pour les grands ordinateurs classiques. Les fabricants de semi-conducteurs Texas et Motorola annoncèrent leurs séries TECL et MECL, tandis que IBM l'adoptait pour la plus  partie haute de sa ligne.

L'adoption d'une technologie de commutation rapide (moins de 10 ns) ne suffisait pas cependant à équiper des ordinateurs performants, car une grande partie des délais étaient causés par la longueur et les caractéristiques d'impédance/capacité causés par les liaisons entre circuits.

Si les constructeurs pouvaient compter sur une production de circuits par des tiers, il n'en était pas de même de la conception du packaging qui restait spécifique des ordinateurs. C'est ainsi que les études de technologie de Bull (BGE puis Honeywell-Bull) s'orientèrent avec les départements de recherche de GE (puis de Honeywell) sur l'étude des différents niveaux de "packaging".

A partir d'une étude préliminaire de General Electric, Bull développa la  technologie TC32 pour les ordinateurs DPS-7 (Leo, Taurus, Lyra) livrés de 1981 à 1987.

Les circuits logiques CML (a variant of ECL) conçus par le département Études de Bull étaient fabriqués par un fondeur, essentiellement Atmel, héritier du département semi-conducteurs de GE et Honeywell. Ils étaient vendus à Bull sous la forme de galettes (wafers) composés de circuits identiques. (fig 1)

Bull Angers réalisait les opérations de sciage et de mise sur bandes  en vue de la pose sur substrats par des machines automatiques.

Les substrats multi-couches étaient entièrement construits par Bull de manière analogue à la fabrication des circuits imprimés (tels que celui du panneau arrière), mais avec des contraintes de finesse de tracé plus rigoureuses.

Les conducteurs des substrats étaient des fils d'or déposés   sur le substrat de céramique. Un essai d'utilisation du cuivre , à des fins de réduction de coût, fut un échec coûteux à cause de phénomènes d'électromigration rencontrés aussi par d'autres constructeurs.

Après soudure des circuits sur les substrats, il ne restait plus qu'à assembler les substrats sur le circuit imprimé du panneau arrière à l'aide de connecteurs classiques.

BIBLIOGRAPHIE

  • Le projet micropackaging par Christian Joly etc... présenté au Colloque Histoire de l'Informatique de Grenoble 1988

 

HISTORY

During the 1970s, while the TTL technology was completely proven for small and medium computers, manufacturers were using complex processor structures (e.g. pipe-lines, caches) only for supercomputers. They adopted ECL technology for large classic computers. Semiconductor manufacturers (such as TI and Motorola) were announcing TECL and MECL and IBM adopted ECL for their upper range.

Using a fast (less than 10 ns) switching technology was not sufficient for fats computers because signals delay was largely due to the length and the characteristics of the links between logical circuits.

The circuits themselves would be produced by independent vendors -the silicon founders-, but there was no independent vendor at that time to produce the overall packaging. The engineering department of Bull (Bul-GE then Honeywell-Bull) started studying the different levels of packaging, in collaboration with semi-conductors research departments of GE (later Honeywell).

Based on a preliminary study of General Electric, Bull developed TC32 technology for its DPS-7 computers (Leo, Taurus, Lyra) sold from 1981 to 1987.

 

 

 

sciage_wafer.jpg (56232 bytes)
fig1- photo d'un wafer en cours de découpe


controle_tab.jpg (54109 bytes)
fig 2- photo d'un ruban TAB en cours de tests

chip_connectors.jpg (70335 bytes)
fig 3 -photo d'une puce CML après séparation du ruban TAB et avant assemblage sur le substrat

substrate_engraving.jpg (106254 bytes)
fig 4- photo d'un substrat multi-couches

connection_chip.jpg (264187 bytes)
fig 5- photo d'une puce CML après assemblage sur la couche externe du substrat

substrate_testing.jpg (88327 bytes)
fig 6- photo d'un substrat assemblé en cours de tests

fig7. carte après montage des substrats
 (photo ©2004 Jean Bellec in FEB)

substrate.jpg (149140 bytes)
fig 8- photo d'une plaque assemblée avec ses radiateurs au dessus des substrats


©Bull photos ci-dessus sauf mention contraire d'après notice Établissement d'Angers sept 1985