Models
Modèles Gamme Q Le premier modèle a été développé à la CII en substitution du 10010 (et du Sigma 2 10020) sous le nom de code Q0, comme premier modèle d'une éventuelle gamme Q. La technologie est TTL et la mémoire est une mémoire à tores. Il fut introduit en 1971 sous le nom de Mitra 15 (Mini-machine pour l'Informatique Temps Réel et Automatique). Deux modèles commerciaux furent annoncés et livrés à partir de 1972:
En outre, l'unité centrale Mitra fut intégrée par la Division Ordinateurs de la CII comme composant de la ligne Iris (50 et surtout 80) en tant que frontal (MCR) et contrôleur de disques (SDA) connectés à l'unité centrale par un canal (Unité d'échange). Le Mitra 15 fut aussi développé en une version militarisée Mitra 15M. Deux modèles accélérés furent ensuite introduits:
Le modèle Mitra 125 de 1975 possède des extensions d'architecture lui donnant une capacité d'adressage étendue, et une architecture décentralisée des entrées-sorties (IOP). Le Mitra 125 fut aussi utilisé come frontal de l'Iris 80 (MCR-2) Gamme S La suite de la gamme Mitra a été développée sous le nom de Gamme S
introduite en 1976 par SEMS. Le processeur en était complètement refondu,
grâce à des MSI. Un nouveau bus système conduira à une reprise des IOP à
base de microprocesseurs standard Motorola 6800. Plusieurs modèles commerciaux seront successivement introduits sur cette
architecture et différent par leurs performances, leur capacité de mémoire
et de périphériques.
|
Models The first Mitra systems were developed inside CII as "Gamme Q". The first model of the Mitra product line was introduced in 1971 as Mitra 15-20 and 15-30. It was introduced as real time computers on the process control market, but also as scientific minicomputers and teleprocessing. It was joined by Mitra 15-21, Mitra 15-35 and the more powerful Mitra 125. The Mitra was used as a front-end processor for the Iris product
line. In 1977, a new line was introduced by SEMS . It was based on a new technology. The following models are part of "Gamme S": Mitra 105, 115, Mitra 225, Mitra 525, Mitra 625, Mitra 725. They had a TTL logic and the memory technology was magnetic core (with an access time of 400 nanoseconds. The main cabinet regroups a complete system with up to 32 K words and 18 peripheral adapters. The control store used bipolar technology and had a capacity from 512 to 4096 words of 16 bits. Bipolar technology registers had an access time of 60 ns. The performances of Mitra 15 operations on 16-bits were the following
Mitra 125's memory had an access time of 350 ns. It featured up to 3 microprogrammed I/O processors on the system bus. The magnetic core memory had a capacity from 16 to 512 K words and included a memory protection at the word level. The number of registers was extended to 256 words of 16-bits. The performances of Mitra 125 operations were the following:
The I/O throughput was up to 2.2 MBps per IOP. Up to 16 Mitra 125 could be interconnected in a multi computer operation. The Mitra 115 offered a choice of either a magnetic core memory (that could its content when not powered) or a MOS memory. Control store of Mitra 115 was 2K words of 32-bits in ROM technology. IOPs use DMA access at a maximum rate of 1.15 M words per second. The performances of Mitra 225 were around those of Mitra 115. The adding time of M525 was 580 ns and that of Mitra 625/725 was 460 ns. Mitra 525/625/725 allowed the connection of 3 I/O buses with a burst mode at 14MBps (or 17MBps on 725). The Mitra 525 and 625 had a 8 K words of 230ns memory cache. Mitra 725 cache was 16 K words. The higher model Mitra 725 had an extended memory capacity of 2 M words (4 MB) |